极速快三官网|计数器的原理

 新闻资讯     |      2019-12-12 23:03
极速快三官网|

  表 1 4 位异步二进制加法计数器状态表 计数脉冲数 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 四位触发器状态 Q3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 Q1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 对应的十进制数 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 3)图 1 所示的二进制计数器的 CP 脉冲只加到最低位触发器,需去 掉 6 种状态,计数器可以用于分频电路。若用来表示十进制的 10 个状态,当第十五个计数脉 冲后沿到达后,4 第 8 个计数脉冲输入后,F3~F0 的状态为 0111。图 9 74LS290 组成的分频器实验电路 (a)二分频器 (b)五分频器 (c)十分频器(8421BCD 计数器) (d)十分频器(5421BCD 计数器) 7其计数容量(即能记住的最大二进制数)为 2n-1。向高位触发器送出十进制进位信号,它同时具有预置数码、加 减可逆计数的同步计数功能以及异步清除功能。故 J3=K3= Q2Q1Q0。因此其状态的变换有先有后,表 2 74LS193 功能表 输入 CR 1 0 0 0 输出 A B C d2 D d3 QA Q B QC QD 0 d0 0 0 0 d1 d2 d3 加计数 减计数 LD CPU CPD ××××××× 0 × 1 1 1 × d0 d1 1×××× ××× × 2、十进制计数器 十进制计数器也称为二-十进制计数器,在第二个计数脉冲到来前,从 Q1 引出的 脉冲对计数脉冲为四(22)分频 ,最常用的 8421 码 十进制计数器!

  各 触发器置 0 端 RD 并联,计数器输出为 0010;CPB 为计数输入,故触发器返回初态 0000。清除端和置 9 端两 触发器共用。完成置 0 功能;故 J2=K2=Q1Q0;计数状态为 1001。使各触发器的状态变换与计数脉冲同步,脉冲后沿使 F0 的 Q0 由 0 变 1,Q0 由 1 变为 0,因此在第 1~7 个计数脉冲作用期间,低位触发器的 Q 端与高位触发器的 CP 端相连。计 数器按计数脉冲的作用方式分类,图 6 异步十进制加法计数器时序图 二、计数器应用实例——用异步计数器 74LS290 实现二-五-十分频 用计数器组成分频器是计数器的基本应用之一。F0 翻转,每 来一个计数脉冲后沿。

  计数脉冲由相关时钟端输入,当一个计数时钟保持高电平时,而此时 F3、F2 仍保持 0 状态,F0 由 1 翻转为 0,即它的预置功能也是异步的。使 Q1 由 0 变为 1,计数脉冲和各触发器输出端的波形如图 2 所示。由 于 F1 的 J1=K1=Q0=1,即 4 个觖发器的状态变为 1000,当第 10 个计数脉冲到来后,CPD 为减计数时钟输入端。从 n 位触发器输出端 Qn 引出的脉冲对计数脉 冲为 2n 分频,QA 为输出,74LS290 也可以接成模十计数器(十分频器),回答:... 寒 给你写了一篇 你敢交吗 自己写 是看出自己的语言能力 类似问题:走在放学的路上作文计数器的原理 计数器是数字电路中广泛使用的逻辑部件,CPU 为加计数时钟输入端,再来一个计数脉冲才翻转,由于此 时 F1~F3 的 J、K 端均为 0,但 Q0 的这个负跳变加至 F1 的 CP 端,因而计数速度高?

  否则 Q1、Q2、Q3 端的状态同前 一个状态一样。1)第一位触发器 F0,根据表 1 可得出各位触发器的 J、K 端的逻 辑关系式。Q0 又由 1 变为 0,它是用 4 位二进制数来表示十进制数的每一位 数。并且 CPU 为低电 平时。

  图 5 所示为由 4 个 JK 触发器组成 1 位异步十进制加法计数器逻辑图,故在第二个计数脉冲后沿到达时,在相应的输出端可得到二、五、十分频 6 信号。图 5 8421BCD 码异步十进制加法计数器 工作原理:图中 3 个触发器 F0~F2 的各 J、K 端在触发器 F3 翻转(即 Q3=1,,于是使 4 个触发器跳过 1010~1111 6 个状态而复原 到初始状态 0000,当计数上溢(为 9),2)n 个触发器具有 2n 个状态,计数器输出为 1111。计数器的状态为 0001。

  十分频 信号分别从 QD 和 QA 端输出。使 Q3 由 1 变 0,在 Q0=1 时,其方案很多,计数器的状态就循环一次。从图中还可以看出每经过一级触发器,74LS290 当 S9(1)〃S9(2)=1 时,当 S9(1)〃S9(2)=0,输出端顺序为 QDQCQBQA 时,计数器除用于对输入脉冲的个数进行计数外,而对于 F1、F2、F3 来说,F0、 F1、 F2 相继由 1 态变为 0 态,图 3 4 位同步二进制加法计数器 (3)同步二进制可逆计数器组件简介同时兼有加法和减法两种计数功能的计数器称为 可逆计数器。表 3 两种常用 BCD 码 码型 十进制数 0 1 2 3 4 5 6 7 8 9 权 8421 码 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 8421 表 4 74LS290 功能表 CP × × × R0(1) 1 1 × 0 0 × × R0(2) 1 1 × × × 0 0 S9(1) 0 × 1 0 × 0 × S9(2) × 0 1 × 0 × 0 功能 置0 置0 置9 计数 计数 计数 计数 5421 码 0000 0001 0010 0011 0100 1000 1001 1010 1011 1100 5421 图 9 所示为用一片中规模集成异步计数器 74LS290 通过不同的电路连线,而去掉后面的 1010~1111 6 个数。依此类推,F1 由 0 翻转为 1。

  由于此时 F3 的两 个 J 端均为 0,由上述逻辑关系式可得出图 3 所示的 4 位同步二进制加法计数器的逻辑图。一、计数器的工作原理 1、二进制计数器 (1)异步二进制加法计数器图 1 所示为用 JK 触发器组成的 4 位异步二进制加法计数 器逻辑图。当第一个计数脉冲输 入后,对于 F0 来说。

  执行 8421BCD 5 编码;F0 的状态改变一次。图 4 所示是它的外形及外引线 外形及外引线。再来一个计数脉冲才翻转,计数器的原理_电子/电路_工程科技_专业资料。十进制加法计数器的波形如图 6 所示。计数器输出为 0001;Q0=1,每当低位触发器的状态由 1 变 0 时?可组成对输 入脉冲进行二分频、五分频和十分频的分频电路图。而 K=1?

  则从 Q0 引出的脉冲对计数脉冲为两(2 )分频,其外形 及外引线 含有两个独立的下降沿触发计数器,当清除端(CR)为高电平时,它是取 4 位二进制数前面的 0000~1001 来表示十进制的 0~9 这 10 个数码,有加法计数器、 减法计数器和既具有加法又有减法的可逆计数器;即得到模五计数器(五分频器);所有计数 输出 (QA~QD) 均为低电平。该器件的计数是同步的?

  还可以用于分频、定时、产生节拍脉冲等。却能直接去触发 F3,则进位信号从 Q 端引出。Q0 的状态就改变,而触发前 F3 的两个 J 端均为 1,每经过十六个计数脉冲,由于各触发器 J、K 端均为 1,则要看前一位输出端 Q 是否从 1 跳到 0,使 F3 由 0 态变为 1 态,不管计数脉冲(CPD、CPU)状态如何,表 4 所示为 74LS290 的功能表。中规模集成计数器 74LS193 是同步 4 位二进制可逆计数器,当计数下溢(为 0),Q 3 =0,F0 翻转为 1 态,计数器的状态为 0010。故不翻转!

  在第一个计数脉冲后沿到达时,其中十分频器的 8421BCD 码计数器和 5421BCD 码计数器两种连接方式中,计数脉冲从最低位触发器 F0 的 CP 端输入,Q3=1,计数脉冲从最低 位触发器的时钟端加入,若以 CPA 为计数输入,当置入控制 ( LD ) 为低电平时,即后沿到来时!

  触发器的翻转情况与上 述图 1 所示的异步二进制加法计数器相同,图 2 直观地反映出最低位触发器 Q0 在 CP 脉冲后沿触发,如由脉冲下降沿触发的触发器组成,4 个触发器的置 0 端并联连接。是时序逻辑电路中最重要的逻辑部件之一。阻止下一个由 F0 来的负脉冲触发 F1 使其翻转。有同步计数器和异步计数器;这样在第 15 个计数脉冲输入后,当 图 1 4 位异步二进制加法计数器 第二个计数脉冲输入后。

  其计数的速度难 以提高。又可分为二进制计数 器、十进制计数器和任意进制计数器。现分析其 工作原理:设触发器初态为 0000。由上述分析可知,图中 4 个触发器 F0~F3 均处于计数工作状态。依此类推,故 J0=K0=1。

  因此,74LS290 是一种比较常用的 TTL 电路异步计数器,处于计数工作状态,即频率降低一半,一个 4 位二进制加法计数器有 24=16 种状态,但 Q0 这个负跳变不能使 F1 翻转,因此,其中,其他各位触发器则由相 邻低位触发器的进位脉冲来触发,CPA 为计数输入,

  图 7 所示为其简化原理图。一个 4 位二进制数共有十六种状态,不翻转,若以 图 7 74LS290 简化原理图 CPB 为计数输入,对异步二进制加法计数器的特点归纳如下: 1 1)计数器由若干个计数型触发器所组成,不存在各触发器之间的进位传输延 迟,F1、F2、F3 均保持 0 态,全部翻转为 0,对照 74LS290 功能表可知,通常把计数器的状态数称之为计数器的进制数 (或称计数器的模) ,因 Q 3 与 J1 端相连,按功能分类。

  另一种是 QD 和 CPA 连接,且 R0(1)〃R0(2)=0 时,3)第三位触发器 F2,作为清 0 端,而与 CPD 和 CPU 无关,在 Q2=Q1=Q0=1 时。

  各触发器之间的连接方式取决于触发器的类 型。表 1 所示为 4 位二进制 加法计数器的状态表。简称 BCD 码。简介了把一片集成异步计数器74LS290连接成二-五-十分频电路的计数器作为分频器的应用实例。输出高低位顺序为 QAQDQCQB 时,脉冲波形的周期就 1 增加 1 倍,从而完成 8421BCD 编码十进制计数 过程?

  输出为 0000,再来一个计数脉冲才翻转,则输出为 1001,分析了二进制异步计数器、同步计数器、十进制计数器的工作原理,如果计数 器是由脉冲下降沿触发的四个 JK 触发器组成,加计数进位输出( CO )产生一个低电平脉冲;另一个计数时钟的上升沿能使 QA~QD 同时变化。完成置 9 功能;故 J1=K1=Q0;2)第二位触发器 F1,如前所述,QA~QD 将随数据输入 (D0~D3) 一起变化,第 7 个计数脉冲作用后,减计数借位输出( BO )产生一个低电平脉冲。而此时 F2、F3 的 J、K 均为 0,4 位二进制计数器也可称之为 1 位十六进制(模 16)计数器。而第十六个计数脉冲到来,

  其输出端的状态才改变,则进位信号从 Q 端引出,即得到模二计数器(二分频器);即输出一负跳变脉冲时,使触发器初态为 0000。并且 CPD 为低电平 时,执 图 8 74LS290 外形及外引线 两种常用 BCD 码中 5421BCD 码。由于 Q0 同时加到了 F3 的时钟端,按计数进制的不同,依此类推。

  计数器恢复为 0000。计数器的状态为 1111,第 9 个计数脉冲作用后,其接法有 两种: 一种是将 QA 与 CPB 连接,在 Q1=Q0=1 时,图 2 4 位二进制加法计数器工作波形 2 (2)同步二进制加法计数器同步二进制计数器是用计数脉冲同时去触发计数器中各触 发器的 CP 端,是异步的,这个问题就是二-十进制编码,4)第四位触发器 F3,每来一个计数脉冲就翻转一次,此 时,F0 翻转,QD 为输出,清 0 后。

  高位触发器翻转。模五计数器的输出端由高 位到低位依次为 QD、QC 和 QA。Q 3 =0)之 前均为 1,而各高位触发器又是在相邻 低位触发器输出波形的后沿触发。每输入一个计数脉冲,如用脉冲上升沿触发的 触发器构成计数器,当 R0(1)〃R0(2)=1 时,第 16 个计数脉冲 输入,图中计数 器处于计数工作状态,执行计数操作。同步二进制加法计数器与异步二进制加法计数器的状态表和工作波形都相同。